《数字逻辑》试题库
:一、选择题。
Q1:1.如果用𝐽−𝐾触发器来实现𝑇触发器功能，则𝑇,𝐽,𝐾三者关系正确的是（ ）
A.𝐽=𝑇,𝐾=1
B.𝐽=𝐾=1
C.𝐽=𝐾=𝑇
D.𝐽=𝐾̅=𝑇
Q2:2.如果要用𝐽−𝐾触发器来实现𝐷触发器功能，则𝐷,𝐽,𝐾三者关系正确的是（ ）
A.𝐽=𝐾=0
B.𝐽=𝐾=1
C.𝐽=𝐾̅=𝐷
D.𝐽=𝐾=𝐷
Q3:3.与非门构成的基本𝑆𝑅锁存器，当，𝑆̅=,𝑅̅=1，其输出次态𝑄𝑛+1是( )。
A.1
B.保持原来状态
C.0
D.不定态
Q4:4.逻辑函数𝐹=𝐴̅(𝐶𝐷̅+𝐶̅𝐷)+𝐵𝐶̅𝐷+𝐴𝐶̅𝐷+𝐴̅𝐶𝐷̅的最简与或式为（ ）。
A.𝐹=𝐵𝐷̅+𝐴̅𝐶𝐷̅
B.𝐹=𝐵𝐷+𝐴𝐶𝐷̅
C.𝐹=𝐶̅𝐷+𝐴̅𝐶𝐷̅
D.𝐹=𝐶𝐷+𝐴̅𝐶𝐷̅
Q5:5.逻辑函数𝐹=𝐴̅𝐵+𝐴̅𝐶+𝐶̅𝐷̅+𝐷的最简与或式为（ ）。
A.𝐹=𝐴̅+𝐵+𝐶
B.𝐹=𝐴̅+𝐵+𝐷
C.𝐹=𝐴̅+𝐵+𝐶̅+𝐷
D.𝐹=𝐴̅+𝐶̅+𝐷
Q6:6.𝑛个逻辑变量的最小项共有（）个。
A.𝑛
B.2𝑛
C.2^𝑛
D.𝑛^2
Q7:7.𝑛个逻辑变量的最大项共有（）个。
A.𝑛
B.2𝑛
C.2^𝑛
D.𝑛^2
Q8:8.𝐹=𝐴(𝐵+𝐶)的对偶函数是（ ）。
A.𝐹′=𝐴+𝐵𝐶
B.𝐹′=𝐴̅+𝐵̅𝐶̅
C.𝐹′=𝐴̅(𝐵+𝐶̅)
D.𝐹′=𝐴+𝐵𝐶̅
Q9:9. 某电路输入波形𝐴、𝐵和输出波形𝑍如下图所示，则输出逻辑表达式𝑍(𝐴,𝐵)为( )。
A.𝑍=𝐴⊕𝐵
B.𝑍=𝐴+𝐵̅
C.𝑍=𝐴⊙𝐵
D.𝑍=𝐴𝐵̅
Q10:10. 如下所示逻辑图，其输入输出的逻辑关系为( )。
A.𝑌=𝐴𝐵̅+𝐵𝐶̅+𝐴𝐶̅
B.𝑌=𝐴𝐵+𝐵𝐶+𝐴𝐶̅
C.𝑌=𝐴𝐵̅·𝐵𝐶̅·𝐴𝐶̅
D.𝐹=𝐴𝐵+𝐵𝐶+𝐴C
Q11:11. 下列逻辑等式不成立的是( )。
A.𝐴⊙0=𝐴
B.𝐴⊕𝐴̅=1
C.𝐴⊕𝐴=1
D.𝐴⊕1=𝐴̅
Q12:12.十进制数33的余3码为 。
A.00110110
B.110110
C.01100110
D.100100
Q13:13.二进制小数-0.0110的补码表示为 。
A．0.1010
B．1.1001
C．1.0110
D．1.1010
Q14:14.两输入与非门输出为0时，输入应满足 。
A．两个同时为1
B．两个同时为0
C．两个互为相反
D．两个中至少有一个为0
Q15:15.某4变量卡诺图中有9个“0”方格7个“1”方格，则相应的标准与或表达式中共有多少个与项 ？
A．9
B．7
C．16
D．不能确定
Q16:16.下列逻辑函数中，F=A与相等的是 。
A.F1=𝐴⊕1
B.F2=𝐴⊙1
C.F3=𝐴̅.1
D.F4=𝐴̅+0
Q17:17.设计一个6进制的同步计数器，需要 个触发器。
A.3
B.4
C.5
D.6
Q18:18.下列电路中，属于时序逻辑电路的是 。
A.编码器
B.半加器
C.寄存器
D.译码器
Q19:20. ______的输出端可直接相连，实现线与逻辑功能。
A.与非门
B.一般门
C.集电极开路门
D.
一般门
Q20:21.以下代码中为无权码的为_____ 。
A.8421BCD码
B.5421BCD码
C.余三码
D.格雷码
Q21:22.以下代码中为恒权码的为 。
A.8421BCD码
B.5421BCD码
C.余三码
D.格雷码
Q22:23.一位十六进制数可以用 位二进制数来表示。
A.１
B.2
C.4
D.16
Q23:24.十进制数25用8421BCD码表示为 。
A.10101
B.00100101
C.100101
D.10101
Q24:25.在一个8位的存储单元中，能够存储的最大无符号整数是 。
A.(256)10
B.(127)10
C.(FF)16
D.(255)10
Q25:26.与十进制数(53.5)10等值的数或代码为 。
A.(01010011.0101)8421BCD
B.(35.8)16
C.(110101.1)2
D.(65.4)8
Q26:27.矩形脉冲信号的参数有 。
A.周期
B.占空比
C.脉宽
D.扫描期
Q27:28.与八进制数(47.3)8等值的数为 。
A(100111.011)2
B.(27.6)16
C.(27.3)16
D(100111.11)2
Q28:29.常用的BCD码有 。
A.奇偶校验码
B.格雷码
C.8421码
D.余三码
Q29:30.与模拟电路相比，数字电路主要的优点有 。
A.容易设计
B.通用性强
C.保密性好
D.抗干扰能力强
Q30:31.n个变量的最小项是 。
A.n个变量的积项，它包含全部n个变量
B.n个变量的和项，它包含全部n个变量
C.每个变量都以原变量或者反变量的形式出现，且仅出现一次。
D.n个变量的和项，它不包含全部变量。
Q31:32.当描述同步时序电路的最简状态表中含有（）个状态时，需要两个触发器。
A．3
B．4
C．2
D．5
Q32:33.组合逻辑电路的结构特点，表现为（ ）。
A．有记忆功能
B．有反馈回路
C．不含记忆元件
D．无反馈回路
Q33:34.以下表达式中符合逻辑运算法则的是 ____。
A.C·C=C2
B.1+1=10
C.0<1
D.A+1=1
Q34:35.逻辑变量的取值１和０可以表示： 。
A.开关的闭合、断开
B.电位的高、低
C.真与假
D.电流的有、无
Q35:36.逻辑函数的表示方法中具有唯一性的是 。
A.真值表
B.表达式
C.逻辑图
D.卡诺图
Q36:37.F=A𝐵̅+BD+CDE+𝐴̅D= _____
A.A𝐵̅+BD
B.(A+𝐵̅)D
C.(A+D)(𝐵̅+D)
D.(A+D)(B+𝐷̅)
Q37:38.逻辑函数F=A⊕(A⊕B) = 。
A.B
B.A
C.A⊕B
D.𝐴̅⊕B
Q38:39.求一个逻辑函数F的对偶式，可将F中的 。
A.“·”换成“+”，“+”换成“·”
B.原变量换成反变量，反变量换成原变量
C.变量不变
D.常数中“0”换成“1”，“1”换成“0”
E.常数不变
Q39:40.A+BC=____ 。
A.A+B
B.A+C
C.（A+B）（A+C）
D.B+C
Q40:41.在 种输入情况下，“与非”运算的结果是逻辑0。
A．全部输入是0
B.全部入是1
C.任一输入为0，其他输入为1
D.任一输入为1
Q41:42.三态门输出高阻状态时， 是正确的说法。
A.用电压表测量指针不动
B.相当于悬空
C.电压不高不低
D.测量电阻指针不动
Q42:43.以下电路中可以实现“线与”功能的有 。
A.与非门
B.三态输出门
C.集电极开路门
D.漏极开路门
Q43:44.以下电路中常用于总线应用的有 。
A.𝑇𝑆𝐿门
B.𝑂𝐶门
C.漏极开路门
D.𝐶𝑀𝑂𝑆与非门
Q44:45.逻辑表达式𝑌=𝐴𝐵可以用 实现。
A.与非门
B.三态输出门
C.集电极开路门
D.漏极开路门
Q45:46.三极管作为开关使用时，要提高开关速度，可 。
A.降低饱和深度
B.增加饱和深度
C.采用有源泄放回路
D.采用抗饱和三极管
Q46:47.𝐶𝑀𝑂𝑆数字集成电路与𝑇𝑇𝐿数字集成电路相比突出的优点是 。
A.微功耗
B.高速度
C.高抗干扰能力
D.电源范围宽
Q47:48.一个触发器可记录一位二进制代码，它有 个稳态。
A.0
B.1
C.2
D.3
E.4
Q48:49.存储8位二进制信息要 ___个触发器。
A.2
B.3
C.4
D.8
Q49:50.对于𝑇触发器，若原态Q𝑛=0，欲使新态Q𝑛+1=1，应使输入𝑇= 。
A.0
B.1
C.Q
D.
Q50:51.对于𝑇触发器，若原态Q𝑛=1，欲使新态Q𝑛+1=1，应使输入𝑇= 。
A.0
B.1
C.Q
D.
Q51:52.对于𝐷触发器，欲使Q𝑛+1=Q𝑛，应使输入𝐷= 。
A.0
B.1
C.Q
D.
Q52:53.对于𝐽𝐾触发器，若𝐽=𝐾，则可完成 触发器的逻辑功能。
A.𝑅𝑆
B.𝐷
C.𝑇
D.𝑇′
Q53:54.欲使𝐽𝐾触发器按Q𝑛+1=Q𝑛工作，可使𝐽𝐾触发器的输入端 。
A.𝐽=𝐾=0
B.𝐽=𝑄,𝐾=𝑄̅
C.𝐽=𝑄̅,𝐾=𝑄
D.𝐽=𝑄,𝐾=0
Q54:55.欲使𝐽𝐾触发器按Q𝑛+1=Q𝑛̅工作，可使𝐽𝐾触发器的输入端 。
A.𝐽=𝐾=1
B.𝐽=𝑄,𝐾=𝑄̅
C.𝐽=𝑄̅,𝐾=𝑄
D.𝐽=𝑄,𝐾=1
Q55:56.欲使𝐽𝐾触发器按Q𝑛+1=0工作，可使JK触发器的输入端 。
A.𝐽=𝐾=1
B.𝐽=𝑄,𝐾=𝑄
C.𝐽=𝑄,𝐾=1
D.𝐽=0,𝐾=1
Q56:57.欲使𝐽𝐾触发器按Q𝑛+1=1工作，可使𝐽𝐾触发器的输入端 。
A.𝐽=𝐾=1
B.𝐽=1,𝐾=0
C.𝐽=𝐾=𝑄̅
D.𝐽=𝐾=0
Q57:58.欲使𝐷触发器按Q𝑛+1=Q𝑛̅工作，应使输入𝐷= 。
A.0
B.1
C.Q
D.𝑄̅
Q58:59.下列触发器中，克服了空翻现象的有 。
A.边沿𝐷触发器
B.主从𝑅𝑆触发器
C.同步𝑅𝑆触发器
D.主从𝐽𝐾触发器
Q59:60.下列触发器中，没有约束条件的是 。
A.基本𝑅𝑆触发器
B.主从𝑅𝑆触发器
C.同步𝑅𝑆触发器
D.边沿𝐷触发器
Q60:61.描述触发器的逻辑功能的方法有 。
A.状态转换真值表
B.特性方程
C.状态转换图
D.状态转换卡诺图
Q61:62.为实现将𝐽𝐾触发器转换为𝐷触发器，应使 。
A.𝐽=𝐷,𝐾=𝐷̅
B.𝐾=𝐷,𝐽=𝐷̅
C.𝐽=𝐾=𝐷
D.𝐽=𝐾=𝐷̅
Q62:63.边沿式𝐷触发器是一种 __稳态电路。
A.无
B.单
C.双
D.多
Q63:64.若在编码器中有50个编码对象，则要求输出二进制代码位数为 。
A.5
B.6
C.10
D.50
Q64:65.一个16选一的数据选择器，其地址输入(选择控制输入)端有 __个。
A.1
B.2
C.4
D.16
Q65:66.下列各函数等式中无冒险现象的函数式有 。
A.
B.
C.
D.
Q66:67.函数𝐹=𝐴̅C+𝐴B+的最简与或式为（ ）。F=C+AB+，当变量的取值为 时，将出现冒险象。
A.B=C=1
B.B=C=0
C.A=1，C=0
D.A=0，B=0
Q67:68.四选一数据选择器的数据输出Y与数据输入𝑋𝑖和地址码𝐴𝑖之间的逻辑表达式为𝑌= 。
A.𝐴1̅·𝐴0̅𝑋0+𝐴1̅𝐴0𝑋1+𝐴1𝐴0̅𝑋2+𝐴1𝐴0𝑋3
B.𝐴1̅·𝐴0̅𝑋0
C.𝐴1̅𝐴0𝑋1
D.𝐴1𝐴0𝑋3
Q68:69.一个8选一数据选择器的数据输入端有 ___个。
A.1
B.2
C.3
D.8
Q69:70.在下列逻辑电路中，不是组合逻辑电路的有 。
A.译码器
B.编码器
C.全加器
D.寄存器
Q70:71.八路数据分配器，其地址输入端有 ___个。
A.1
B.2
C.3
D.4
Q71:72.组合逻辑电路消除竞争冒险的方法有 。
A.修改逻辑设计
B.在输出端接入滤波电容
C.后级加缓冲电路
D.屏蔽输入信号的尖峰干扰
Q72:73.101键盘的编码器输出 位二进制代码。
A.2
B.6
C.7
D.8
Q73:74.用三线-八线译码器74LS138实现原码输出的8路数据分配器，应 。
A.=1，=D，=0
B. =1，=D，=D
C.=1，=0，=D
D. =D，=0，=0
Q74:75.以下电路中，加以适当辅助门电路， 适于实现单输出组合逻辑电路。
A.二进制译码器
B.数据选择器
C.数值比较器
D.七段显示译码器
Q75:76.用四选一数据选择器实现函数Y=，应使 。
A.D0=D2=0，D1=D3=1
B.D0=D2=1，D1=D3=0
C.D0=D1=0，D2=D3=1
D.D0=D1=1，D2=D3=0
Q76:77.用3/8线译码器74LS138和辅助门电路实现逻辑函数Y=𝐴2+𝐴2̅·𝐴1̅，应 。
A.用与非门，Y=
B.用与门，Y=
C.用或门，Y=
D.用或门，Y=
Q77:78.在 输入情况下，“或非”运算的结果是逻辑0。
A．全部输入是0
B.任一输入是0
C.仅一输入是0
D.全部输入是1
Q78:79.最小项𝐴̅𝐵̅𝐶̅𝐷̅的逻辑相邻项是 。
A．𝐴̅𝐵̅𝐶𝐷
B.𝐴𝐵𝐶𝐷
C.𝐴̅𝐵̅𝐶̅𝐷
D.𝐴𝐵̅𝐶𝐷̅𝐶
《数字逻辑》试题库
79题 | 2次引用
相关专题
相关模板
换一换
最新模板
更多联系我们
在线客服
客服专线 4006-700-778
客服邮箱 wenjuan@idiaoyan.com
问卷网公众号