芯片前端设计-水平测评

感谢您能抽出几分钟时间来参加本次答题，现在我们就马上开始吧！

Q1:关于RTL，以下哪个说法是正确的？

Register

Q2:综合工具会对以下代码转换成什么样的电路？always @(posedge clk) if (s) y = b;

一个flip-flop

一个三态门

一个锁存器

一个组合门电路

一个buffer

Q3:关于RTL，以下哪个说法是正确的？

RTL是寄存器传输级层级

RTL代码是可以综合的

Q4:什么是AMBA?

一组用于片上模块的数据传输协议

一个用于设备和设备之间的传输协议

Q5:关于AMBA，以下哪些说法是正确的？

一组用于片上模块的数据传输协议

选项2

Q6:什么是CDC？

跨时钟域

选项2

Q7:硬件描述语言可以用来描述什么？

设计行为

设计的物理实现

设计的连接性

设计的时间估计

Q8:当编写一个并行模块的时候，以下任务的顺序是fork taskA; taskB; taskC;join

按照显示的顺序

选项2

Q9:如果要在verilog中屏蔽一行的话，需要引入以下哪个符号？

//

#

<'

<!-

--

/*

Q10:姓名

选项1

芯片前端设计-水平测评

10题 | 0次引用

相关模板

换一换